设计焊盘时的注意事项如下：
　　1）焊盘孔边缘到电路板边缘的距离要大于 1mm，这样可以避免加工时导致焊盘缺损。
　　2）焊盘补泪滴，当与焊盘连接的铜膜线较细时，要将焊盘与铜膜线之间的连接设计成泪滴状，这样可以使焊盘不容易被剥离，而铜膜线与焊盘之间的连线不易断开。
　　3）相邻的焊盘要避免有锐角。
　　大面积填充
　　电路板上的大面积填充的目的有两个，一个是散热，另一个是用屏蔽减少干扰，为避免焊接时产生的热使电路板产生的气体无处排放而使铜膜脱落，应该在大面积填充上开窗，后者使填充为网格状。 使用敷铜也可以达到抗干扰的目的，而且敷铜可以自动绕过焊盘并可连接地线。
　　跨接线
　　在单面电路板的设计中，当有些铜膜无法连接时，通常的做法是使用跨接线，跨接线的长度应该选择如下几种：6mm、8mm 和 10mm。
　　接地
　　1．地线的共阻抗干扰 电路图上的地线表示电路中的零电位，并用作电路中其它各点的公共参考点，在实际电路中由于地线（铜膜线）阻抗的存在，必然会带来共阻抗干扰，因此在布线时，不能将具有地线符号的点随便连接在一起，这可能引起有害的耦合而影响电路的正常工作。
　　2．如何连接地线 通常在一个电子系统中，地线分为系统地、机壳地（屏蔽地）、数字地（逻辑地）和模拟地等几种，在连接地线时　　　　　应该注意以下几点：
　　1）正确选择单点接地与多点接地。在低频电路中，信号频率小于 1MHz，布线和元件之间的电感可以忽略，而地线电路电阻上产生的压降对电路影响较大，所以应该采用单点接地法。 当信号的频率大于 10MHz 时，地线电感的影响较大，所以宜采用就近接地的多点接地法。 当信号频率在 1~10MHz 之间时，如果采用单点接地法，地线长度不应该超过波长的 1/20，否则应该采用多点接地。
　　2）数字地和模拟地分开。电路板上既有数字电路，又有模拟电路，应该使它们尽量分开，而且地线不能混接，应分别与电源的地线端连接（最好电源端也分别连接）。要尽量加大线性电路的面积。一般数字电路的抗干扰能力强，TTL 电路的噪声容限为 0.4~0.6V，CMOS 数字电路的噪声容限为电源电压的 0.3~0.45 倍，而模拟电路部分只要有微伏级的噪声，就足以使其工作不正常。所以两类电路应该分开布局和布线。
　　3）尽量加粗地线。若地线很细，接地电位会随电流的变化而变化，导致电子系统的信号受到干扰，特别是模拟电路部分，因此地线应该尽量宽，一般以大于 3mm 为宜。
　　4）将接地线构成闭环。当电路板上只有数字电路时，应该使地线形成环路，这样可以明显提高抗干扰能力，这是因为当电路板上有很多集成电路时，若地线很细，会引起较大的接地电位差，而环形地线可以减少接地电阻，从而减小接地电位差。
　　5）同一级电路的接地点应该尽可能靠近，并且本级电路的电源滤波电容也应该接在本级的接地点上。
　　6）总地线的接法。总地线必须严格按照高频、中频、低频的顺序一级级地从弱电到强电连接。高频部分最好采用大面积包围式地线，以保证有好的屏蔽效果。
　　抗干扰
　　具有微处理器的电子系统，抗干扰和电磁兼容性是设计过程中必须考虑的问题，特别是对于时钟频率高、总线周期快的系统；含有大功率、大电流驱动电路的系统；含微弱模拟信号以及高精度 A/D 变换电路的系统。为增加系统抗电磁干扰能力应考虑采取以下措施：
　　1）选用时钟频率低的微处理器。只要控制器性能能够满足要求，时钟频率越低越好，低的时钟可以有效降低噪声和提高系统的抗干扰能力。由于方波中包含各种频率成分，其高频成分很容易成为噪声源，一般情况下，时钟频率 3 倍的高频噪声是最具危险性的。
　　2）减小信号传输中的畸变。当高速信号（信号频率高=上升沿和下降沿快的信号）在铜膜线上传输时，由于铜膜线电感和电容的影响，会使信号发生畸变，当畸变过大时，就会使系统工作不可靠。一般要求，信号在电路板上传输的铜膜线越短越好，过孔数目越少越好。典型值：长度不超过 25cm，过孔数不超过 2 个。
　　3）减小信号间的交叉干扰。当一条信号线具有脉冲信号时，会对另一条具有高输入阻抗的弱信号线产生干扰，这时需要对弱信号线进行隔离，方法是加一个接地的轮廓线将弱信号包围起来，或者是增加线间距离，对于不同层面之间的干扰可以采用增加电源和地线层面的方法解决。
　　4）减小来自电源的噪声。电源在向系统提供能源的同时，也将其噪声加到所供电的系统中，系统中的复位、中断以及其它一些控制信号最易受外界噪声的干扰，所以，应该适当增加电容来滤掉这些来自电源的噪声。
　　5）注意电路板与元器件的高频特性。在高频情况下，电路板上的铜膜线、焊盘、过孔、电阻、电容、接插件的分布电感和电容不容忽略。由于这些分布电感和电容的影响，当铜膜线的长度为信号或噪声波长的 1/20 时，就会产生天线效应，对内部产生电磁干扰，对外发射电磁波。 一般情况下，过孔和焊盘会产生 0.6pF 的电容，一个集成电路的封装会产生 2~6pF 的电容，一个电路板的接插件会产生 520mH 的电感，而一个 DIP-24 插座有 18nH 的电感，这些电容和电感对低时钟频率的电路没有任何影响，而对于高时钟频率的电路必须给予注意。
　　6）元件布置要合理分区。元件在电路板上排列的位置要充分考虑抗电磁干扰问题。原则之一就是各个元件之间的铜膜线要尽量的短，在布局上，要把模拟电路、数字电路和产生大噪声的电路（继电器、大电流开关等）合理分开，使它们相互之间的信号耦合最小。
　　7）处理好地线。按照前面提到的单点接地或多点接地方式处理地线。将模拟地、数字地、大功率器件地分开连接，再汇聚到电源的接地点。 电路板以外的引线要用屏蔽线，对于高频和数字信号，屏蔽电缆两端都要接地，低频模拟信号用的屏蔽线，一般采用单端接地。对噪声和干扰非常敏感的电路或高频噪声特别严重的电路应该用金属屏蔽罩屏蔽。
　　8）去耦电容。去耦电容以瓷片电容或多层陶瓷电容的高频特性较好。设计电路板时，每个集成电路的电源和地线之间都要加一个去耦电容。去耦电容有两个作用，一方面是本集成电路的储能电容，提供和吸收该集成电路开门和关门瞬间的充放电电能，另一方面，旁路掉该器件产生的高频噪声。数字电路中典型的去耦电容为 0.1μF，这样的电容有 5nH 的分布电感，可以对 10MHz 以下的噪声有较好的去耦作用。一般情况下，选择 0.01~0.1μF 的电容都可以。一般要求没 10 片左右的集成电路增加一个 10μF 的充放电电容。 另外，在电源端、电路板的四角等位置应该跨接一个 10~100μF 的电容。
　　高频布线
　　为了使高频电路板的设计更合理，抗干扰性能更好，在进行 PCB 设计时应从以下几个方面考虑：
　　1）合理选择层数。利用中间内层平面作为电源和地线层，可以起到屏蔽的作用，有效降低寄生电感、缩短信号线长度、降低信号间的交叉干扰，一般情况下，四层板比两层板的噪声低 20dB。
　　2）走线方式。走线必须按照 45°角拐弯，这样可以减小高频信号的发射和相互之间的耦合。
　　3）走线长度。走线长度越短越好，两根线并行距离越短越好。
　　4）过孔数量。过孔数量越少越好。
　　5）层间布线方向。层间布线方向应该取垂直方向，就是顶层为水平方向，底层为垂直方向，这样可以减小信号间的干扰。
　　6）敷铜。增加接地的敷铜可以减小信号间的干扰。
　　7）包地。对重要的信号线进行包地处理，可以显著提高该信号的抗干扰能力，当然还可以对干扰源进行包地处理，使其不能干扰其它信号。
　　8）信号线。信号走线不能环路，需要按照菊花链方式布线。
　　9）去耦电容。在集成电路的电源端跨接去耦电容。
　　10）高频扼流。数字地、模拟地等连接公共地线时要接高频扼流器件，一般是中心孔穿有导线的高频铁氧体磁珠。