数字电路根据逻辑功能的不同特点，可以分成两大类，一类叫组合逻辑电路（简称组合电路），另一类叫做时序逻辑电路（简称时序电路）。组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。

　　而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。

　　组合逻辑电路的特点

　　1、逻辑功能特点

　　组合逻辑电路任一时刻的输出状态，只决定于该时刻输入信号的状态，而与输入信号作用前电路原来的状态无关。

　　

　　图1是组合逻辑电路的一般框图，它可用如下的逻辑函数来描述，即

　　Li=f（A1，A2，…，An） （i=1，2，…，m）式中A1，A2，…，An为输入变量。

　　2、电路结构特点

　　组合逻辑电路全部由门电路组成，电路中不含记忆单元，由输出到输入没有任何反馈线。

　　3、组合逻辑电路的特点

　　1）逻辑门电路组成，电路中不包含任何记忆元件；

　　2）信号是单向传输的，电路中不存在任何反馈回路。

　　组合逻辑电路的原理

　　组合逻辑电路是指在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与电路以前状态无关，而与其他时间的状态无关。其逻辑函数如下：

　　Li=f（A1，A2，A3……An） （i=1，2，3…m）

　　其中，A1~An为输入变量，Li为输出变量。

　　组合逻辑电路的特点归纳如下：

　　① 输入、输出之间没有返馈延迟通道；

　　② 电路中无记忆单元。

　　对于第一个逻辑表达公式或逻辑电路，其真值表可以是惟一的，但其对应的逻辑电路或逻辑表达式可能有多种实现形式，所以，一个特定的逻辑问题，其对应的真值表是惟一的，但实现它的逻辑电路是多种多样的。在实际设计工作中，如果由于某些原因无法获得某些门电路，可以通过变换逻辑表达式变电路，从而能使用其他器件来代替该器件。同时，为了使逻辑电路的设计更简洁，通过各方法对逻辑表达式进行化简是必要的。组合电路可用一组逻辑表达式来描述。设计组合电路直就是实现逻辑表达式。要求在满足逻辑功能和技术要求基础上，力求使电路简单、经济、可靠、实现组合逻辑函数的途径是多种多样的，可采用基本门电路，也可采用中、大规模集成电路。其一般设计步骤为：

　　① 分析设计要求，列真值表；

　　② 进行逻辑和必要变换。得出所需要的最简逻辑表达式；

　　③ 画逻辑图。

　　

　　组合逻辑电路的运算单元

　　在数字系统中算术运算都是利用加法进行的，因此加法器是数字系统中最基本的运算单元。由于二进制运算可以用逻辑运算来表示，因此可以用逻辑设计的方法来设计运算电路。加法在数字系统中分为全加和半加，所以加法器也分为全加器和半加器。

　　1、半加器设计

　　半加器不考虑低位向本位的进位，因此它有两个输入端和两个输出端。

　　设加数（输入端）为A、B ；和为S ；向高位的进位为Ci+1

　　函数的逻辑表达式为： S=AB+AB ； Ci+1=AB+1

　　2、全加器设计

　　由于全加器考虑低位向高位的进位，所以它有三个输入端和两个输出端。设输入变量为（加数）A、B、 Ci-1，输出变量为 S、 Ci+1

　　函数的逻辑表达式为：S=ABCi-1+ABCi-1+ABCi-1+ABCi-1=ABCi-1

　　Ci+1=ABCi-1+ABCi-1+ABCi-1+ABCi-1 =（AB）Ci-1+AB

　　3、全加器应用

　　因为加法器是数字系统中最基本的逻辑器件，所以它的应用很广。它可用于二进制的减法运算、乘法运算，BCD码的加、减法，码组变换，数码比较等。

　　

　　常用的组合逻辑电路

　　1、法器

　　实现1位二进制数之间加法运算的电路称为1位加法器。根据加数的不同，1位加法器又分为半加器和全加器两种电路类型。如果不考虑来自低位的进位而是只将两个1位二进制数相加，即只有加数和被加数相加，这种加法运算称为半加运算。实现半加运算的电路叫做半加器。串行进位加法器的优点是电路比较简单，缺点是速度比较慢。

　　2、编码器

　　在数字系统中，所谓编码，就是将字母、数字、符号等信息编成一组二进制代码的过程。编码器是数字电路中常用的集成电路之一。最常见的计算机键盘中就含有编码器器件，当按下键盘上的按键时，编码器将按键信息转换成二进制代码，并将这组二进制代码送到计算机进行处理。目前经常使用的编码器有普通编码器和优先编码器两类。

　　3、译码器

　　译码是编码的反过程。编码是将信号转换成二进制代码，译码则是将二进制代码转换成特定的信号。将输入的二进制代码转换成特定的高（低）电平信号输出的逻辑电路称为译码器。

　　4、据选择器

　　数据选择器的功能是根据地址选择码从多路输入数据中选择一路送到输出。

　　当输入信号经过不同的路径传输到同一个门电路时，由于信号所经过的门电路的传输延时不同，或者所经过的门电路的级数不同，导致信号到达汇合点门电路的时间不同，从而可能引起该门电路的输出波形出现尖峰脉冲（干扰信号），这一现象称为组合逻辑电路中的竞争-冒险现象。

　　产生竞争-冒险的原因是由于一个门的两个互补的输入信号分别经过两条不同的路径传输，由于延迟时间不同，而到达的时间不同引起的。消除竞争-冒险的方法主要有引入封锁脉冲、引入选通脉冲、接滤波电容或修改逻辑设计等。