电子开发网

电子开发网电子设计 | 电子开发网Rss 2.0 会员中心 会员注册
搜索: 您现在的位置: 电子开发网 >> 电子开发 >> 电子元器件 >> 正文

74574/74ls574引脚图及逻辑功能介绍 中文资料

作者:佚名    文章来源:本站原创    点击数:    更新时间:2018-12-08

  74LS574引脚图

74ls574引脚图及逻辑功能介绍

  说明:

  74LS574的八个触发器是边沿触发D型触发器。在时钟的正跳动,Q输出将处于D输入端已建立的逻辑状态。

  时钟线上的施密特触发缓冲输入将简化系统设计,因为输入滞后作用使交流和直流抗扰度一般提高400mV。缓冲输出的控制输入将使八个输出处于正常状态(高电平或低电平)或处于高阻状态。在高阻态下,输出既不能有效地给总线加负载,也不能有效地驱动总线。

  输出控制不影响触发器的内部工作,既老数据可以保持,甚至当输出被关闭,新的数据也可以置入。

  74LS574功能表

74ls574引脚图及逻辑功能介绍

  H=高电平

  L=低电平

  &TImes;=不定

  Z=高阻态

  ↑=从低转换到高电平

  QO=建立稳态输入条件前Q的电平

  74ls574逻辑图

74ls574引脚图及逻辑功能介绍

  74ls574推荐工作条件

74ls574引脚图及逻辑功能介绍
Tags:741574,引脚图,功能表  
责任编辑:admin
  • 上一篇文章:
  • 下一篇文章: 没有了
  • 请文明参与讨论,禁止漫骂攻击,不要恶意评论、违禁词语。 昵称:
    1分 2分 3分 4分 5分

    还可以输入 200 个字
    [ 查看全部 ] 网友评论
    关于我们 - 联系我们 - 广告服务 - 友情链接 - 网站地图 - 版权声明 - 在线帮助 - 文章列表
    返回顶部
    刷新页面
    下到页底
    晶体管查询