电子开发网

电子开发网电子设计 | 电子开发网Rss 2.0 会员中心 会员注册
搜索: 您现在的位置: 电子开发网 >> 基础入门 >> 数字电子电路 >> 正文

数字电路尖峰电流的形成和抑制方法

作者:佚名    文章来源:本站原创    点击数:    更新时间:2018/11/24

  尖峰电流的形成:

  数字电路输出高电平时从电源拉出的电流Ioh和低电平输出时灌入的电流Iol的大小一般是不同的,即:Iol>Ioh。以下图的TTL与非门为例说明尖峰电流的形成:

 数字电路尖峰电流的形成及尖峰电流的波形图  

  输出电压如右图(a)所示,理论上电源电流的波形如右图(b),而实际的电源电流保险如右图(c)。由图(c)可以看出在输出由低电平转换到高电平时电源电流有一个短暂而幅度很大的尖峰。尖峰电源电流的波形随所用器件的类型和输出端所接的电容负载而异。

  产生尖峰电流的主要原因是:

  输出级的T3、T4管短设计内同时导通。在与非门由输出低电平转向高电平的过程中,输入电压的负跳变在T2和T3的基极回路内产生很大的反向驱动电流,由于T3的饱和深度设计得比T2大,反向驱动电流将使T2首先脱离饱和而截止。T2截止后,其集电极电位上升,使T4导通。可是此时T3还未脱离饱和,因此在极短得设计内T3和T4将同时导通,从而产生很大的ic4,使电源电流形成尖峰电流。图中的R4正是为了限制此尖峰电流而设计。

  低功耗型TTL门电路中的R4较大,因此其尖峰电流较小。当输入电压由低电平变为高电平时,与非门输出电平由高变低,这时T3、T4也可能同时导通。但当T3开始进入导通时,T4处于放大状态,两管的集-射间电压较大,故所产生的尖峰电流较小,对电源电流产生的影响相对较小。

  产生尖峰电流的另一个原因是负载电容的影响。与非门输出端实际上存在负载电容CL,当门的输出由低转换到高时,电源电压由T4对电容CL充电,因此形成尖峰电流。

  当与非门的输出由高电平转换到低电平时,电容CL通过T3放电。此时放电电流不通过电源,故CL的放电电流对电源电流无影响。

  尖峰电流的抑制方法:

  1、在电路板布线上采取措施,使信号线的杂散电容降到最小;

  2、 另一种方法是设法降低供电电源的内阻,使尖峰电流不至于引起过大的电源电压波动;

  3、 通常的作法是使用去耦电容来滤波,一般是在电路板的电源入口处放

  一个1uF~10uF的去耦电容,滤除低频噪声;在电路板内的每一个有源器件的电源和地之间放置一个0.01uF~0.1uF的去耦电容(高频滤波电容),用于滤除高频噪声。滤波的目的是要滤除叠加在电源上的交流干扰,但并不是使用的电容容量越大越好,因为实际的电容并不是理想电容,不具备理想电容的所有特性。

  去耦电容的选取可按C=1/F计算,其中F为电路频率,即10MHz取0.1uF,100MHz取0.01uF。一般取0.1~0.01uF均可。

  放置在有源器件傍的高频滤波电容的作用有两个,其一是滤除沿电源传导过来的高频干扰,其二是及时补充器件高速工作时所需的尖峰电流。所以电容的放置位置是需要考虑的。

  实际的电容由于存在寄生参数,可等效为串联在电容上的电阻和电感,将其称为等效串联电阻(ESR)和等效串联电感(ESL)。这样,实际的电容就是一个串联谐振电路,其谐振频率为:

  PCB布局时如何摆放及安装去耦电容

  实际的电容在低于Fr的频率呈现容性,而在高于Fr的频率上则呈现感性,所以电容更象是一个带阻滤波器。

  10uF的电解电容由于其ESL较大,Fr小于1MHz,对于50Hz这样的低频噪声有较好的滤波效果,对上百兆的高频开关噪声则没有什么作用。

  电容的ESR和ESL是由电容的结构和所用的介质决定的,而不是电容量。通过使用更大容量的电容并不能提高抑制高频干扰的能力,同类型的电容,在低于Fr的频率下,大容量的比小容量的阻抗小,但如果频率高于Fr,ESL决定了两者的阻抗不会有什么区别。

  电路板上使用过多的大容量电容对于滤除高频干扰并没有什么帮助,特别是使用高频开关电源供电时。另一个问题是,大容量电容过多,增加了上电及热插拔电路板时对电源的冲击,容易引起如电源电压下跌、电路板接插件打火、电路板内电压上升慢等问题。

Tags:数字电路,尖峰电流的形成,尖峰电流,抑制方法  
责任编辑:admin
请文明参与讨论,禁止漫骂攻击,不要恶意评论、违禁词语。 昵称:
1分 2分 3分 4分 5分

还可以输入 200 个字
[ 查看全部 ] 网友评论
最新推荐
关于我们 - 联系我们 - 广告服务 - 友情链接 - 网站地图 - 版权声明 - 在线帮助 - 文章列表
返回顶部
刷新页面
下到页底
晶体管查询