去耦电容的选择详解

退耦电容需要满足两个要求，一个是容量需求，另一个是ESR需求。也就是说一个0.1uF的电容退耦效果也许不如两个0.01uF电容效果好。而且，0.01uF电容在较高频段有更低的阻抗，在这些频段内如果一个0.01uF电容能达到容量需求，那么它将比0.1uF电容拥有更好的退耦效果。
很多管脚较多的高速芯片设计指导手册会给出电源设计对退耦电容的要求，比如一款500多脚的BGA封装要求3.3V电源至少有30个瓷片电容，还要有几个大电容，总容量要200uF以上…
每路输入都有10nF和100nF滤杂讯，同时为了稳定压降，接有一个10uF的大电容。一般来说，小电容需要靠近芯片，而且每个Pin一个。大电容则可放远点。
对于电源输出部分来说，除一般原则，需要考虑器件峰值电流较大，把电平拉下来的可能。因此需要一颗大电容，一般10uF以上，数字电路中典型的去耦电容值是0.1μF。这个电容的分布电感的典型值是5μH。0.1μF的去耦电容有5μH的分布电感，它的并行共振频率大约在7MHz左右，也就是说，对于10MHz以下的噪声有较好的去耦效果，对40MHz以上的噪声几乎不起作用。1μF、10μF的电容，并行共振频率在20MHz以上，去除高频噪声的效果要好一些。每10片左右集成电路要加一片充放电电容，或1个蓄能电容，可选10μF左右
退藕电容的一般配置原则
1. 电源输入端跨接10 ~100uf的电解电容器。如有可能，接100uf以上的更好。
2. 原则上每个集成电路芯片都应布置一个0.01pf的瓷片电容，如遇印制板空隙不够，可每4~8个芯片布置一个1 ~ 10pf的但电容。
3. 对于抗噪能力弱、关断时电源变化大的器件，如 Ram、Rom存储器件，应在芯片的 电源线和地线之间直接入退藕电容。
4. 电容引线不能太长，尤其是高频旁路电容不能有引线。此外，还应注意以下两点：
A、 在印制板中有接触器、继电器、按钮等元件时．操作它们时均会产生较大火花放电 ，必须采用附图所示的 Rc 电路来吸收放电电流。一般 R 取 1 ~ 2k，C取2.2 ~ 47uf。
B、 Cmos的输入阻抗很高，且易受感应，因此在使用时对不用端要接地或接正电源。
由于大部分能量的交换也是主要集中于器件的电源和地引脚，而这些引脚又是独立的直接和地电平面相连接的。这样，电压的波动实际上主要是由于电流的不合理分布引起。但电流的分布不合理主要是由于大量的过孔和隔离
带造成的。这种情况下的电压波动将主要传输和影响到器件的电源和地线引脚上。   为减小集成电路芯片电源上的电压瞬时过冲，应该为集成电路芯片添加去耦电容。这可以有效去除电源上的毛刺的影响并减少在印制板上的电源环路的辐射。
当去耦电容直接连接在集成电路的电源管腿上而不是连接在电源层上时，其平滑毛刺的效果最好。这就是为什么有一些器件插座上带有去耦电容，而有的器件要求去耦电容距器件的距离要足够的小。
配置电容的经验值
好的高频去耦电容可以去除高到1GHZ的高频成份。陶瓷片电容或多层陶瓷电容的高频特性较好。设计印刷线路板时，每个集成电路的电源，地之间都要加一个去耦电容。去耦电容有两个作用：一方面是本集成电路的蓄能电容，提供和吸收该集成电路开门关门瞬间的充放电能；另一方面旁路掉该器件的高频噪声。

数字电路中典型的去耦电容为0.1uf的去耦电容有5nH分布电感，它的并行共振频率大约在7MHz左右，也就是说对于10MHz以下的噪声有较好的去耦作用，对40MHz以上的噪声几乎不起作用。
1uf，10uf电容，并行共振频率在20MHz以上，去除高频率噪声的效果要好一些。

在电源进入印刷板的地方和一个1uf或10uf的去高频电容往往是有利的，即使是用电池供电的系统也需要这种电容。

每10片左右的集成电路要加一片充放电电容，或称为蓄放电容，电容大小可选10uf。

最好不用电解电容，电解电容是两层溥膜卷起来的，这种卷起来的结构在高频时表现为电感，最好使用胆电容或聚碳酸酝电容。

去耦电容值的选取并不严格，可按C=1/F计算；即10MHz取0.1uf。由于不论使用怎样的电源分配方案，整个系统会产生足够导致问题发生的噪声，额外的过滤措施是必需的。

这一任务由旁路电容完成。一般来说，一个1uf-10uf 的电容将被放在系统的电源接入端，板上每个设备的电源脚与地线脚之间应放置一个0.01uf-0.1uf 的电容。旁路电容就是过滤器。放在电源接入端的大电容（约10uf）用来过滤板子产生的低频（比如60hz 线路频率）。

板上工作中的设备产生的噪声会产生从100mhz 到更高频率间的合共振（Harmonics）。每个芯片间都要放置旁路电容，这些电容比较小，大约0.1u 左右。